当前位置: 首页  »  常用软件  »  行业软件  »  《电子设计套件》(Xilinx ISE Design Suite)v14.4[光盘镜像]
资源名称:《电子设计套件》(Xilinx ISE Design Suite)v14.4[光盘镜像]
资源大小:6.23 GB
更新时间:2013-7-16 10:43:02
如果你觉得本资源好请务必分享给您的好友
中文名: 电子设计套件
英文名: Xilinx ISE Design Suite
资本花式: 光盘镜像
版本: v14.4
刊行时间: 2013年
建造刊行: Xilinx Inc.
语言: 英文
简介:




语言:英文
网址:http://www.xilinx.com/products/design-tools/ise-design-suite/index.htm
种别:电子设计套件
Xilinx 设计解决方案一如既去地哄骗新技能来下降总设计本钱,而且实现了比任何其它 PLD 解决方案更高的机能。借助 Xilinx ISE Design Suite 的突破性技能提高体系级设计效率并加速产物投产。 ISE Design Suite 采纳各类方式来实现团队设计、功耗优化和简化 IP 集成,从而分阐扬 Xilinx 方针设计平台在设置装备摆设逻辑、嵌进式以及 DSP 设计方面的潜力 - 所有这一切都可经由过程慎密集成的设计流程来实现。
ISE Design Suite: Logic Edition
Front-to-back FPGA 逻辑设计
基于 RTL 的设计的完备流程
实现最终出产率
实现最好体系机能
ISE Design Suite: Embedded Edition
集成嵌进式设计解决方案
硬以及软微处置器使用一条东西链
下降开发板繁杂度以及本钱
哄骗智能东西以及 IP 核
ISE Design Suite: DSP Edition
面向高机能 DSP 体系
哄骗适于各类方式的东西以及 IP 核
解决 DSP 机能瓶颈
实现领先算法
ISE Design Suite: System Edition
集成软件解决方案,支撑逻辑/毗连嵌进,综合方式,以及DSP设计
实现了更高的设计出产率
实现机能突破,获取功率以及本钱上风
集中精神实现设计差别化
ISE WebPACK 设计软件
The industry"s only free, fully featured front-to-back FPGA design solution for Linux, Windows XP, and Windows Vista.
免费 FPGA 以及 CPLD 逻辑设计解决方案
可以轻松进级到任何 ISE Design Suite Edition
哄骗业界领先的出产率、机能以及功率着手设计的最简略、本钱最低的途径
分层设计流程
保留成效,并使用ISEDesign Suite 肆意版本提供的布局设计流程提高效率
设计保留
团队设计
部门重设置装备摆设
Xilinx ISE Design Suite 设计套件是面向 Virtex -6 以及 Spartan -6 FPGA 系列并针对出产力精心优化的东西套件,在下降功耗与本钱方面取患了突破性入铺。作为业界独一一款特定领域的设计套件,赛灵思最新版本的发布, 是这一行业屡获殊荣的软件不竭成长以及演入的又一首要一步,它将入一步提高设计出产力以及体系机能,使逻辑、嵌进式、数字旌旗灯号处置 (DSP) 以及体系设计职员可以或许更轻松地推出更繁杂的立异型可编程电子产物,从而加快产物上市过程并晋升产物质量。
ISE DESIGN SUITE 的主要上风
针对 VIRTEX -6 以及 SPARTAN -6 FPGA:
● 哄骗主动时钟门控技能将动态功耗下降30%之多
● 哄骗第四代部门重设置装备摆设设计流程下降体系本钱
● PlanAhead - 面向逻辑设计职员的新款 RTL 到比特流设计流程
● 哄骗 AXI4 接话柄现即插即用式 FPGA 设计
借助 Xilinx ISE Design Suite 的突破性技能提高体系级设计效率并加速产物投产。 ISE Design Suite 采纳各类方式来实现团队设计、功耗优化和简化 IP 集成,从而分阐扬 Xilinx 方针设计平台在设置装备摆设逻辑、嵌进式以及 DSP 设计方面的潜力 - 所有这一切都可经由过程慎密集成的设计流程来实现。


资本更新列表
http://www.VeryCD.com/i/5190747/create/fol...postTime
Xilinx introduced the ISE Design Suite software to enable breakthrough optimizations for power and cost with greater design productivity. For the first time, ISE design tools deliver "intelligent" clock-gating technology that reduces dynamic power consumption by as much as 30 percent. The new suite also provides advances in timing-driven design reservation, AMBA 4 AXI4-complaint IP support for plug-and-play design, and an intuitive design flow with fourth-generation partial reconfiguration capabilities that lowers system cost for a broad range of high performance applications.
With full production support for all Xilinx Virtex-6 and Spartan-6 FPGA families, the ISE release continues its evolution as the industry"s only domain-specific design suite with interoperable design flows and tool configurations for logic, digital signal processing (DSP), embedded processing, and system-level design. In addition, Xilinx incorporated a number of software infrastructure and methodology enhancements that improve run time, streamline system integration, and expand IP interoperability across its latest generation device families and Targeted Design Platforms.
Intelligent Automation for Power Optimization
ISE Design Suite introduces the FPGA industry"s first intelligent clock-gating technology with fully automated analysis and fine-grain (logic slice) optimization capabilities specifically developed to reduce the number of transitions, a primary contributing factor of dynamic power dissipation in digital designs. The technology works by analyzing designs using a series of unique algorithms to detect sequential elements...

 

代码

视频教程图文教程实践经验教育资讯常用软件图书下载电视直播网站地图

本网站仅收集与整理各类视频教程,图文教程以及实践经验提供给广大爱好学习的朋友们若本站收录的内容无意侵犯了贵司版权,请给网页底部邮箱地址来信,我们会及时处理和回复,谢谢若您有优质的教学视频,图文教程,或者实践经验愿意与大家一起分享,您也可以给网页底部邮箱地址来信,十分欢迎!

52edu2012@gmail.com